SEMICONDUCTOR PROCESSING METHOD

Patent number:

JP4165361

Publication date:

1992-06-11

Inventor:

MIYAUCHI MASAYOSHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G03F7/16; G03F7/26; H01L21/027; G03F7/16;

G03F7/26; H01L21/02; (IPC1-7): G03F7/16; G03F7/26;

H01L21/027


- european:

Application number: JP19900292691 19901030 Priority number(s): JP19900292691 19901030

Report a data error here

Abstract of JP4165361

PURPOSE:To remove bubbles generating in a recessed part to prevent photoresist from bad coating to the recessed part by exhausting a semicondactor base plate in a vacuum atmosphere next to a surface coating process or a base plate rotating process. CONSTITUTION: A surface electrode 104 is connected to a back surface electrode 11 a via hole 103 and earthed. Therefor, photoresist liquid 12 is dropped to the surface of a semiconductor base plate 101 which, after coating the surface, is housed in a vacuum vessel 10, and gas is exhaust. Bubbles in the via hole 103 are removed by this exhaustion. the hole is filled with photoresist, still more the semiconductor base plate 101 is rotated at high speed, and photoresist coating flattened in the surface is formed. Next, baking is applied to form a hardened photoresist layer 12, and the inside of the via hole is filled with the hardened photoresist laver 12a. Since etching is applied to the back surface electrode 11 to form scribe lines 106, and the inside of the via hole 103 is filled with photoresist 12a, the back electrode 11 in the via hole 103 is not etched.



Data supplied from the esp@cenet database - Worldwide

⑫公開特許公報(A) 平4-165361

®Int. Cl. 5

識別配号

广内整理番号

❸公開 平成4年(1992)6月11日

7/16 G 03 F 7/26 21/027 H 01 L

502

7818-2H 7124-2H

7352-4M H 01 L 21/30

3 6 1

審査請求 未請求 請求項の数 1 (全3頁)

❷発明の名称 半導体処理方法

> 20特 顧 平2-292691

22出 願 平2(1990)10月30日

@発明 者 内 正 鍪

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

願 株式会社東芝 包出

神奈川県川崎市幸区堀川町72番地

何代 理 弁理士 大胡 典夫

明

1. 発明の名称

半導体処理方法

2. 特許請求の範囲

半導体基板の領域の一部に関孔または凹部を 形成する工程と、前記半導体基板上にホトレジス トを渡下しその表面を被覆する工程と、前記半導 体基板を回転させホトレジスト腹厚を所定の低に する工程と、前記表面被覆工程または基板回転工 程に次いで半導体基板を真空雰囲気にて抑気する 工程を含むことを特徴とする半導体処理方法。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は半導体処理方法に係り、特にホトレ ジストの回転塗布方法の改良に関する。

(従来の技術)

一般に、半導体基板表面にホトレジスト層を 被着する場合、半導体基板上にホトレジスト被を 領下し、半導体基板を高速回転することで均一な

厚みのホトレジスト層を被着形成できる。また、 半導体基板表面に凸凹状がある場合には、高粘度 のホトレジスト被を済下し低速回転させることで **同様に均一な厚みのホトレジスト層を形成できる。** しかしながら、凹部の関孔が微細な場合や関孔部 の段差が大きい場合に、上記従来の方法によりホ トレジスト層を塗布しようとすると、この凹部内 をホトレジストで充填出来なくなる事があった。 この事情を第2図(a)~(c)に示すパイアホール (開孔径~70 点数さ100~150 点)が形成された半速 体基板上にホトレジストを娘布する場合について 説明する。

バイアホール103を介して表面電極104を接地す るための裏面電極105 が全面に形成された半導体 基板101 上にホトレジスト102を渡下し、3000rpm で回転盤布した後、100℃で 30min半導体基板101 をベーキングすると硬化したホトレジスト層が形 成される. しかしながら回転塩布工程に於いてバ イアホール103 内に気泡が入るため、パイアホー ル内をホトレジストで充填することが困難になる

(第2図(a))。また、引き続き 100℃で30minのベーキング工程においてバイアホール103 上のホトレジスト層がバイアホール内に生じた気泡の膨脹により破裂し、その結果バイアホール部のホトクジストに歯布むらが生じる(第2図(b))。マストクジストを除去した後、裏面電極105 のエッチングを行うが、このようにバイアホールにホトレジストの歯布むらが生じた状態ではバイアホール103内の裏面電極105もエッチングされるため、表面電極104の接地が出来なくなる問題があった(第2図(c))。この問題はバイアホール103 の断面形状が逆テーパになることより顕著になる。

(発明が解決しようとする課題)

以上述べたように、従来のホトレジスト強布 方法では微細な凹部を有する半導体基板表面にホ トレジストを強布する場合、凹部内に気泡が生じ ることを避けることができず、このため、均一に ホトレジスト強布が出来なくなる問題があった。

本発明は上記の問題点を除去する半導体処理方

して説明する.

第1図(a)~(c)にバイアホールが形成された半 導体基板上にホトレジストを独布、被着する場合 について説明する。上記バイアホール103 は一例 として開孔径~70厘、深さ100~150厘になり、こ のバイアホールを介して表面電板104 が裏面電極 11に接続し接地されるものである。このために、 半導体基板101 の表面にホトレジスト被12を演下 し表面を被覆した後、真空容器10内に収納し排気 する(第1図(a))。

上記排気によりバイアホール103 内の気泡が除去されてホトレジストで充填される。さらに半導体基板101を高速回転(一例の3000rpm)させ表面が平坦化されたホトレジスト被膜が形成される。次いでベーキングを一例の 100℃、30分間施し、硬化したホトレジスト層12となり、バイアホール内には硬化したホトレジスト層12aで充填される(第1図(b))。マスク合わせを施しスクライブライン領域106 のホトレジストを除去した後、裏面電極11にエッチングを施してスクライブライン106 が

法を提供することを目的とする.

〔発明の構成〕

(課題を解決するための手段)

本発明の半導体処理方法は、半導体基板の領域の一部に関孔または凹部を形成する工程と、前配半導体基板上にホトレジストを滴下しその表面を被覆する工程と、前配半導体基板を回転させホトレジスト膜厚を所定の値にする工程と、前記表面被置工程または基板回転工程に次いで半導体基板を真空雰囲気にて排気する工程を含むことを特徴とする。

(作用)

本発明に係る処理方法に於いては、表面被覆 工程または基板回転工程に次いで半導体基板を真 空雰囲気にて排気することにより凹部内に生じる 気泡を除去することが可能となり、このため凹部 にホトレジストを充填することが出来、凹部のホ トレジスト独布不良を防止出来る。

(実旅例)

以下、本発明の一実施例について図面を参照

形成される。このとき、バイアホール103 内がホトレジスト12a で充填されているため、バイアホール103 内の裏面電極11がエッチングされない。 従って、従来の方法により生じていた裏面電極 105のエッチングによる欠損がなく、表面電極104 との接地不良が防止できる(第1図(c))。

なお、上記実施例は真空容器内にて行なう滅圧 処理を、ホトレジスト被演下後に適用した場合を 例示したが、半導体基板に対する高速回転後に適 用しても有効である。さらにはバイアホールの形 状、大きさとホトレジストの性状によっては上記 を併せ施してもよい。

(発明の効果)

以上述べたように本発明によれば、ホトレジストで全面を被覆した半導体基板を真空容器中で排気するためパイアホール内に生じる気泡がホトレジスト被中を通して除去されるため凹部にホトレジストを充填させることが出来、そのため凹部のホトレジスト塗布不良を防止出来る。上記実施例に於いてはパイアホールが形成された半導体基


板上にホトレジストを強布する場合について例示したが、本発明はこれに限定されるものではなく例えば半導体基板上にSiO。膜を形成し、該SiO。膜の一部に凹部が設けられた場合にも適用できる。また半導体基板の回転速度やホトレジストのペーキング温度、時間等にも制約されない。

4. 図面の簡単な説明

第1図(a)~(c)は本発明の一実施例を工程順に示すいずれも断面図、第2図(a)~(c)は従来例を工程順に示すいずれも断面図である。

- 10… 真空容器、
- 11、105… 裏面電框。
- 12、202…硬化したホトレジスト層、
- 12a…パイアホール内のホトレジスト、
- 101…半導体基板、
- 102…ホトレジスト、
- 103…バイアホール、
- 104…表面電極。


代理人 弁理士 大 胡 典 夫




10: 其空容器

12 11 101 12a

11: 裏面電板 12: 硬化 いたホトレジスト層 12a: パイアホール内のホトレジスト




第 1 図




101:半導体基板 102:ホトレジスト 103:パイアホール 104:表面電極

105:襄面電極



202: 硬化したホトレジスト層



106: スクライプライン領域